## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Yoshiaki ASAO			GAU:		
SERIAL NO: NEW APPLICATION			EXAMINER:		
FILED:	HEREWITH				
FOR:	SEMICONDUCTOR IN	regrated circuit devic	CE		
		REQUEST FOR PRI	ORITY		
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
	nefit of the filing date of U.Sons of 35 U.S.C. §120.	S. Application Serial Number	, filed	, is claimed pursuant to the	
☐ Full ben §119(e)		U.S. Provisional Application(s Application No.	ovisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. <u>Date Filed</u>		C.
	nts claim any right to priori visions of 35 U.S.C. §119, a		cations to which	n they may be entitled pursuant to	
In the matter	r of the above-identified ap	plication for patent, notice is he	ereby given tha	t the applicants claim as priority:	
<u>COUNTRY</u> Japan		APPLICATION NUMBER 2002-235070	ER MONTH/DAY/YEAR August 12, 2002		
	pies of the corresponding Cubmitted herewith	onvention Application(s)			
□ will	be submitted prior to paym	ent of the Final Fee			
□ were	e filed in prior application S	erial No. filed			
Rece				under PCT Rule 17.1(a) has been	i
□ (A) <i>i</i>	Application Serial No.(s) w	ere filed in prior application Se	erial No.	filed ; and	
□ (B) A	Application Serial No.(s)				
	are submitted herewith				
	will be submitted prior to	payment of the Final Fee			
			Respectfully	Submitted,	
				VAK, McCLELLAND, EUSTADT, P.C.	
			Marvin J. Spivak		
22850			Registration No. 24,913  C. Irvin McClelland		

Registration Number 21,124

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月12日

出 願 番 号

Application Number:

特願2002-235070

[ ST.10/C ]:

[JP2002-235070]

出 願 人 Applicant(s):

株式会社東芝

2003年 4月11日

特 許 庁 長 官 Commissioner, Japan Patent Office



### 特2002-235070

【書類名】

特許願

【整理番号】

A000106514

【提出日】

平成14年 8月12日

【あて先】

特許庁長官 殿

【国際特許分類】

G11C 11/02

【発明の名称】

半導体集積回路装置

【請求項の数】

10

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

浅尾 吉昭

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】

村松 貞男

【選任した代理人】

【識別番号】

100068814

【弁理士】

【氏名又は名称】

坪井 淳

【選任した代理人】

【識別番号】

100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【プルーフの要否】

【書類名】

明細書

【発明の名称】

半導体集積回路装置

【特許請求の範囲】

【請求項1】 複数のデータ線を含むデータ線群と、

複数のビット線を含む第1ビット線群と、

第1カラム選択信号に基づき、前記第1ビット線群を前記データ線群に電気的 に接続する第1カラムゲート回路と、

複数のビット線を含む第2ビット線群と、

前記第1カラム選択信号とは異なる第2カラム選択信号に基づき、前記第2ビット線群を前記データ線群に電気的に接続する第2カラムゲート回路と、

前記第1、第2ビット線群に含まれる複数のビット線と交差する複数のワード 線と、

前記第1、第2ビット線群に含まれる複数のビット線に電気的に接続されるとともに前記複数のワード線により選択される、磁気抵抗素子を含んだ複数のメモリセルとを具備し、

前記磁気抵抗素子のスピンの向きは、平面から見て前記第1、第2ビット線群に含まれる複数のビット線に対して垂直であることを特徴とする半導体集積回路装置。

【請求項2】 複数のデータ線を含むデータ線群と、

複数のビット線を含む第1ビット線群と、

第1カラム選択信号に基づき、前記第1ビット線群を前記データ線群に電気的 に接続する第1カラムゲート回路と、

複数のビット線を含む第2ビット線群と、

前記第1カラム選択信号とは異なる第2カラム選択信号に基づき、前記第2ビット線群を前記データ線群に電気的に接続する第2カラムゲート回路と、

前記第1、第2ビット線群に含まれる複数のビット線と交差する複数のワード 線と、

前記第1、第2ビット線群に含まれる複数のビット線に電気的に接続されると ともに前記複数のワード線により選択される、磁気抵抗素子を含んだ複数のメモ リセルとを具備し、

前記磁気抵抗素子は、平面から見て短辺及び長辺を有した長方形であり、その 長辺は、平面から見て前記第1、第2ビット線群に含まれる複数のビット線に対 して交差することを特徴とする半導体集積回路装置。

【請求項3】 複数のデータ線を含むデータ線群と、

複数のビット線を含む第1ビット線群と、

第1カラム選択信号に基づき、前記第1ビット線群を前記データ線群に電気的に接続する第1カラムゲート回路と、

複数のビット線を含む第2ビット線群と、

前記第1カラム選択信号とは異なる第2カラム選択信号に基づき、前記第2ビット線群を前記データ線群に電気的に接続する第2カラムゲート回路と、

前記第1、第2ビット線群に含まれる複数のビット線と交差する複数のワード 線と、

前記第1、第2ビット線群に含まれる複数のビット線に電気的に接続されると ともに前記複数のワード線により選択される、磁気抵抗素子を含んだ複数のメモ リセルとを具備し、

前記磁気抵抗素子は、平面から見て短辺及び長辺を有した平行四辺形であり、 その長辺は、平面から見て前記第1、第2ビット線群に含まれる複数のビット線 に対して交差することを特徴とする半導体集積回路装置。

【請求項4】 前記第1ビット線群と前記第2ビット線群との間のピッチが、前記第1、第2ビット線群に含まれるビット線間のピッチよりも広いことを特徴とする請求項1乃至請求項3いずれか一項に記載の半導体集積回路装置。

【請求項5】 前記磁気抵抗素子間のピッチは、前記第1、第2ビット群内におけるピッチよりも、前記第1、第2ビット線群間におけるピッチのほうが広いことを特徴とする請求項1乃至請求項3いずれか一項に記載の半導体集積回路装置。

【請求項6】 前記複数のメモリセルは、前記磁気抵抗素子に電気的に接続されたトランジスタを含むことを特徴とする請求項1乃至請求項5いずれか一項に記載の半導体集積回路装置。

【請求項7】 前記複数のメモリセルは、前記磁気抵抗素子に電気的に接続されたダイオードを含むことを特徴とする請求項1乃至請求項5いずれか一項に記載の半導体集積回路装置。

【請求項8】 前記磁気抵抗素子は、第1の磁化固着層、第1のトンネル障壁層、磁気記録層、第2のトンネル障壁層、及び第2の磁化固着層を有したダブルジャンクション型のトンネル磁気抵抗効果素子であることを特徴とする請求項1乃至請求項7いずれか一項に記載の半導体集積回路装置。

【請求項9】 前記磁気抵抗素子は、磁化固着層、トンネル障壁層、及び磁 気記録層を有したトンネル磁気抵抗効果素子であり、

少なくとも前記磁化固着層は強磁性層と非磁性層とのスタック構造を含むこと を特徴とする請求項1万至請求項7いずれか一項に記載の半導体集積回路装置。

【請求項10】 前記磁気抵抗素子は、第1の磁化固着層、第1のトンネル障壁層、磁気記録層、第2のトンネル障壁層、及び第2の磁化固着層を有したダブルジャンクション型のトンネル磁気抵抗効果素子であり、

前記第1、第2の磁化固着層の少なくとも一方、及び前記磁気記録層は強磁性層と非磁性層とのスタック構造を含むことを特徴とする請求項1乃至請求項7いずれか一項に記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は磁気抵抗素子を含んだメモリセルを具備する半導体集積回路装置に関する。

[0002]

【従来の技術】

近時、新たな原理により情報を記憶するメモリが数多く提案されている。そのうちの一つに磁気抵抗効果、特にRoy Scheuerlein et. Al. によって提案されたトンネル型磁気抵抗(Tunneling Magneto-Resistive:以下、TMRという)効果を利用した磁気ランダムメモリが知られている。

[0003]

#### (参考文献)

ISSCC2000 Technical Digest p.128 「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell

磁気ランダムアクセスメモリは、TMR素子により"1"、"0"ー情報を記憶する。図11に示すように、TMR素子は、絶縁層(トンネル障壁層)を2つの磁性層(強磁性層)により挟んだ構造を有する。TMR素子に記憶される情報は、2つの磁性層のスピンの向きが平行か又は反平行かによって判断される。

[0004]

ここで、図12A、図12Bに示すように、平行とは、2つの磁性層のスピンの向きが同じであることを意味し、半平行とは、2つの磁性層のスピンの向きが 逆平行であることを意味する(矢印の向きがスピンの向きを示している。)。

[0005]

なお、通常、2つの磁性層の一方側には反強磁性層が配置される。反強磁性層は、一方側の磁性層のスピンの向きを固定し、他方側のスピンの向きのみを変えることにより情報を容易に書きかえるための部材である。

[0006]

図12Aに示すように、2つの磁性層のスピンの向きが平行となった場合、これら2つの磁性層に挟まれた絶縁層(トンネル障壁層)のトンネル抵抗は、最も低くなる。この状態が、例えば"1"状態である。

[0007]

また、図12Bに示すように、2つの磁性層のスピンの向きが反平行になった場合、これら2つの磁性層に挟まれた絶縁層(トンネル障壁層)のトンネル抵抗は、最も高くなる。この状態が、例えば"O"状態である。

[0008]

次に、図13を参照しつつ、TMR素子に対する書き込み動作原理について簡単に説明する。

[0009]

TMR素子は、互いに交差する書き込みワード線WWLとデータ選択線(ビッ

ト線)BLとの交点に配置される。そして、書き込みは、書き込みワード線WW L及びデータ選択線BLそれぞれに電流を流し、両配線に流れる電流により作られる磁界を用いて、TMR素子のスピンの向きを平行又は反平行にすることにより達成される。

[0010]

書き込み時、例えばデータ選択線BLには、一方向に向かう電流のみを流し、書き込みワード線WWLには、書き込みデータに応じて、一方向又は他方向に向かう電流を流す。書き込みワード線WWLに一方向に向かう電流を流すとき、TMR素子のスピンの向きは、平行("1"状態)となる。一方、書き込みワード線WWLに他方向に向かう電流を流すとき、TMR素子のスピンの向きは、反平行("0"状態)となる。

[0011]

TMR素子のスピンの向きが変わるしくみは、次の通りである。

[0012]

図14AのTMR曲線に示すように、TMR素子の長辺(Easy-Axis)方向に 磁界Hxをかけると、TMR素子の抵抗値は、例えば17%程度変化する。この変化率、即ち、変化の前後の抵抗の比は、MR比と呼ばれる。

[0013]

なお、MR比は、磁性層の性質により変化する。現在では、MR比が50%程度のTMR素子も得られている。

[0014]

TMR素子には、Easy-Axis方向の磁界HxとHard-Axis方向の磁界Hyとの合成磁界がかかる。図14Aの実線及び点線に示すように、Hard-Axis方向の磁界Hyの大きさによって、TMR素子の抵抗値をかえるために必要なEasy-Axis方向の磁界Hxの大きさも変化する。この現象を利用することにより、アレイ状に配置されるメモリセルのうち、選択された書き込みワード線WWL及び選択されたデータ選択線BLとの交点に存在するTMR素子のみにデータを書き込むことができる

[0015]

この様子をさらに図14Bのアステロイド曲線を用いて説明する。

[0016]

TMR素子のアステロイド曲線は、例えば図14Bの実線で示すようになる。 即ち、Easy-Axis方向の磁界HxとHard-Axis方向の磁界Hyとの合成磁界の大きさが アステロイド曲線(実線)の外側(例えば黒丸の位置)にあれば、磁性層のスピ ンの向きを反転させることができる。

[0017]

逆に、Easy-Axis方向の磁界HxとHard-Axis方向の磁界Hyとの合成磁界の大きさがアステロイド曲線(実線)の内側(例えば白丸の位置)にある場合には、磁性層のスピンの向きを反転させることはできない。

[0018]

従って、Easy-Axis方向の磁界HxとHard-Axis方向の磁界Hyとの合成磁界の大きさを変え、合成磁界の大きさのHx-Hy平面内における位置を変えることにより、 TMR素子に対するデータの書き込みを制御できる。

[0019]

なお、読み出しは、選択されたTMR素子に電流を流し、そのTMR素子の抵抗値を検出することにより行うことができる。

[0020]

【発明が解決しようとする課題】

磁気ランダムアクセスメモリにおいても、多ビット動作が模索されている。

[0021]

この発明は、上記事情に鑑み為されたもので、その目的は、磁気抵抗素子を含むメモリセルを具備しながらも、多ビット同時にデータを書き込むことが可能な 半導体集積回路装置を提供することにある。

[0022]

【課題を解決するための手段】

上記目的を達成するために、この発明の第1態様に係る半導体集積回路装置は、複数のデータ線を含むデータ線群と、複数のビット線を含む第1ビット線群と

、第1カラム選択信号に基づき、前記第1ビット線群を前記データ線群に電気的

に接続する第1カラムゲート回路と、複数のビット線を含む第2ビット線群と、前記第1カラム選択信号とは異なる第2カラム選択信号に基づき、前記第2ビット線群を前記データ線群に電気的に接続する第2カラムゲート回路と、前記第1、第2ビット線群に含まれる複数のビット線と交差する複数のワード線と、前記第1、第2ビット線群に含まれる複数のビット線に電気的に接続されるとともに前記複数のワード線により選択される、磁気抵抗素子を含んだ複数のメモリセルとを具備する。そして、前記磁気抵抗素子のスピンの向きを、平面から見て前記第1、第2ビット線群に含まれる複数のビット線に対して垂直とすることを特徴とする。

#### [0023]

また、この発明の第2態様に係る半導体集積回路装置は、複数のデータ線を含むデータ線群と、複数のビット線を含む第1ビット線群と、第1カラム選択信号に基づき、前記第1ビット線群を前記データ線群に電気的に接続する第1カラムゲート回路と、複数のビット線を含む第2ビット線群と、前記第1カラム選択信号とは異なる第2カラム選択信号に基づき、前記第2ビット線群を前記データ線群に電気的に接続する第2カラムゲート回路と、前記第1、第2ビット線群に含まれる複数のビット線と交差する複数のワード線と、前記第1、第2ビット線群に含まれる複数のビット線に電気的に接続されるとともに前記複数のワード線により選択される、磁気抵抗素子を含んだ複数のメモリセルとを具備する。そして、前記磁気抵抗素子は、平面から見て短辺及び長辺を有した長方形であり、その長辺は、平面から見て前記第1、第2ビット線群に含まれる複数のビット線に対して交差することを特徴とする。

#### [0024]

また、この発明の第3態様に係る半導体集積回路装置は、複数のデータ線を含むデータ線群と、複数のビット線を含む第1ビット線群と、第1カラム選択信号に基づき、前記第1ビット線群を前記データ線群に電気的に接続する第1カラムゲート回路と、複数のビット線を含む第2ビット線群と、前記第1カラム選択信号とは異なる第2カラム選択信号に基づき、前記第2ビット線群を前記データ線群に電気的に接続する第2カラムゲート回路と、前記第1、第2ビット線群に含

まれる複数のビット線と交差する複数のワード線と、前記第1、第2ビット線群に含まれる複数のビット線に電気的に接続されるとともに前記複数のワード線により選択される、磁気抵抗素子を含んだ複数のメモリセルとを具備する。そして、前記磁気抵抗素子は、平面から見て短辺及び長辺を有した平行四辺形であり、その長辺は、平面から見て前記第1、第2ビット線群に含まれる複数のビット線に対して交差することを特徴とする。

[0025]

#### 【発明の実施の形態】

以下、この発明の実施形態を、図面を参照して説明する。この説明に際し、全 図にわたり、共通する部分には共通する参照符号を付す。

[0026]

### (第1の実施形態)

図1はこの発明の第1の実施形態に係る磁気ランダムアクセスメモリを示すブロック図、図2は同磁気ランダムアクセスメモリを示す等価回路図、図3は同磁気ランダムアクセスメモリの平面図である。

#### [0027]

図1~図3に示すように、第1の実施形態に係る磁気ランダムアクセスメモリは、データ線群1、第1~第Nビット線群2-0~2-N、第1~第Nカラムゲート回路CG0~CGN、複数の読み出しワード線RWL0~RWL7…、複数の書き込みワード線WWL0~WWL7…、及び磁気抵抗素子を含んだ複数のメモリセルを含む。

#### [0028]

データ線群1は複数のデータ線を含む。本例では4本のデータ線I/00~I/03を含んでいる。データ線I/00~I/03は、センスアンプ回路(S/A)3、ビット線ドライバー回路及びビット線シンカー回路(BL.DRV./BL.SNK.)4に電気的に接続されている。センスアンプ回路3は、データ読み出し時、データ線I/00~I/03に伝えられた読み出しデータを、例えば参照電位と比較して読み出しデータの論理値を判断し、そのデータの論理値に応じた電位を増幅する。ビット線ドライバー回路及びビット線シンカー回路4は、データ書き込み時、ビット線に流す書き込み電流の向きを制御する回路である。

### [0029]

第1~第Nビット線群2-0~2-Nはそれぞれ、複数のビット線を含む。本例で はそれぞれ4本のビット線BL00~BL30、BL01~BL31、BL02~BL32、BL0N~BL3Nを 含んでいる。また、本例のビット線BL00~BL3Nはそれぞれ、読み出し/書き込み 兼用である。ビット線BL00~BL3Nの一端はビット線ドライバー回路及びビット線」 シンカー回路(BL.DRV./BL.SNK.)5に接続され、その他端は第1~第Nカラム ゲート回路CGO~CGNに接続されている。第1~第Nカラムゲート回路CGO~CGNは それぞれ、第1~第Nカラム選択信号CSLO~CSLNに基づき、第1~第Nビット線 群2-0~2-Nのいずれか一つをデータ線群1に電気的に接続する。第1~第Nカ ラム選択信号CSL0~CSLNは、例えばカラムデコーダ(COL.DEC.) 6から出力され る。カラムデコーダ6は、例えばカラムアドレスACの論理値に基づき、第1~第 Nカラム選択信号CSL0~CSLNのいずれか一つを、例えば"HIGH"レベルとする。 これにより、第1~第Nカラムゲート回路CGO~CGNのいずれか一つが選択され、 選択されたカラムゲート回路に接続されたビット線群が、データ線群1に電気的 に接続される。このようにビット線群が、データ線群1に電気的に接続されるこ とにより、本第1実施形態に係る磁気ランダムアクセスメモリは多ビット動作が 行われる。多ビット動作とは、データの読み出し、又はデータの書き込みを、複 数ビットで、例えば同時に行う動作である。本例では、データの読み出し、又は データの書き込みが、4ビットで、例えば同時に行われる。ビット線ドライバー 回路及びビット線シンカー回路5は、データ書き込み時、ビット線ドライバー回 路及びビット線シンカー回路4とともにビット線に流す書き込み電流の向きを制 御する。

#### [0030]

複数の読み出しワード線RWL0~RWL7…、及び複数の書き込みワード線WWL0~WWL7は、例えばメモリセルアレイ7において、ビット線BL00~BL3Nと交差する。読み出しワード線RWL0~RWL7…の一端は、読み出しワード線ドライバー回路及び書き込みワード線ドライバー回路(RWL.DRV./WWL.DRV.)8のうち、読み出しワード線ドライバー回路に接続されている。書き込みワード線WWL0~WWL7…の一端は、読み出しワード線ドライバー回路及び書き込みワード線ドライバー回路8のう

ち、書き込みワード線ドライバー回路に接続され、その他端は、書き込みワード線シンカー回路(WWL.SNK.) 9に接続されている。

[0031]

メモリセルアレイ7には、磁気抵抗素子を含む複数のメモリセル10が、例えば行列状に配置されている。磁気抵抗素子の一例は、トンネル型磁気抵抗(Tunn eling Magneto-Resistive: TMR)効果が利用された、いわゆるTMR素子である。複数のメモリセル10はそれぞれ、ビット線BLに電気的に接続されるとともに、読み出しワード線WWLにより選択される。

[0032]

ロウデコーダ11は、データ読み出し時、又はデータ書き込み時、メモリセルアレイ7のロウを選択する。ロウデコーダ11は、例えばロウアドレスR.ADD.の論理値に基づき、読み出しワード線RWL、又は書き込みワード線WWLのいずれかーつを、読み出しワード線ドライバー回路/書き込みワード線ドライバー回路8を介して、例えば"HIGH"レベルとする。これによりメモリセルアレイ7のロウが選択される。

[0033]

メモリセルの一例は、例えば図2の等価回路図に示すようにMOSFETをスイッチ素子としたものを挙げることができる。また、スイッチ素子として、MOSFETのかわりにダイオードを用いたメモリセルも使うことができる。

[0034]

次に、その動作の一例を説明する。

[0035]

今、4本のビット線が同時に動作すると仮定する。

[0036]

図3に示すように、カラムアドレスAC=1が選択されたとすると、ビット線群2-1が選択され、それに属する4本のビット線が同時に動作する。そして、1本の書き込みワード線が選択されると、図中選択セルとして示した4つのビットが同時に選択される。同時に選択された4つのビットに各々任意のデータを書き込む場合、本例では、選択された書き込みワード線に、一方向に電流を流す。これに

より、4つのビットには同一方向の磁場が与えられる。4つのビット各々に任意のデータを書き込むには、選択した4本のビット線に任意の方向の電流を流す。これにより、TMR素子の磁気記録層のスピンの向きが変わる。本例では、TMR素子のスピンの向きは、平面から見てビット線に対して垂直となる。図4A、図4Bの断面に、TMR素子のスピンの向きを示す。

[0037]

図4A、図4Bに示すように、TMR素子のスピンの向きを、平面から見てビット線に対して垂直とすることで、多ビット同時にデータを書き込むことが可能となる。

[0038]

また、半導体プロセスでは金属配線は上層になるほど配線幅は太くなる。従って、図4A、図4Bに示すように、TMR素子の上部にあるビット線の幅は、下部にあるワード線より幅より広くなる。TMR素子が長方形の場合はスピンがTMR素子の長辺方向に向く。このため、TMR素子のスピンの向きは、TMR素子の下に位置する配線よりも、TMR素子の上部に位置する配線に流れる電流の向きでスピンの向きを変えるようにするのがよいことになる。

[0039]

このように、第1の実施形態によれば、TMR素子のスピンの向きを、平面から見てビット線に対して垂直とする。これにより、データ書き込み時、データの、例えば"0"、"1"に対応する書き込み電流の向きを、書き込みワード線ではなく、ビット線で変えることが可能となる。この結果、磁気抵抗素子を含むメモリセルを具備しながらも、多ビット同時にデータを書き込むことが可能となる

[0040]

次に、この発明に係る磁気ランダムアクセスメモリに使用することが可能なメ モリセルの例を説明する。

[0041]

図5Aはこの発明に係る磁気ランダムアクセスメモリに使用することが可能な メモリセルの第1の例を示す平面図、図5Bは図5A中の5B-5B線に沿う断 面図、図5Cは図5A中の5C-5C線に沿う断面図、図5Dは第1例に係るメモリセルの等価回路図である。

[0042]

図5A~図5Dに示すように、本第1の例は、磁気抵抗素子を含むメモリセル として、1つの磁気抵抗素子12と1つのセルトランジスタ13とを含む1磁気 抵抗素子-1トランジスタ型のメモリセルである。

[0043]

セルトランジスタ13は、例えばP型シリコン基板21の素子領域に形成され る。素子領域は、基板21に形成された素子分離領域22により区画されている 。セルトランジスタ13は、ゲート電板24及びN型ソース/ドレイン領域25 を有する。ゲート電極24は、基板21からゲート絶縁膜、例えばゲート酸化膜 23により絶縁され、第1の方向に延び、読み出しワード線RWLとして機能する 。セルトランジスタ13の上方には、ソース線(SL)26-1、セル内ヴィア 26-2が形成されている。これらは、例えば第1層メタル層により形成される 。ソース線26-1は、読み出しワード線RWLと同じ第1の方向に延び、第1層 メタルー基板コンタクト27を介して、セルトランジスタのソース/ドレイン領 域25の一方、例えばソース領域に接続される。セル内ヴィア26-2は、第1 層メタルー基板コンタクト27を介して、セルトランジスタのソース/ドレイン 領域25の他方、例えばドレイン領域に接続される。ソース線26-1及びセル 内ヴィア26-2の上方には、書き込みワード線(WWL)28-1及びセル内ヴ ィア28-2が形成される。これらは、例えば第2層メタル層により形成される 。セル内ヴィア28-2は、第2層メタルー第1層メタルコンタクト29を介し てセル内ヴィア26-2に接続される。書き込みワード線28-1は、読み出し ワード線RWLと同じ第1の方向に延びて形成されている。書き込みワード線28 -1及びセル内ヴィア28-2の上方には、セル内ローカル配線30が形成され る。セル内ローカル配線は、例えば第3層メタル層により形成される。セル内ロ ーカル配線30は、第3層メタルー第2層メタルコンタクト31を介して、セル 内ヴィア28-2に接続される。セル内ローカル配線30上には、磁気抵抗素子 12、例えばTMR素子が形成されている。TMR素子は、磁性層、例えば強磁 性層からなる磁化固着層31及び磁気記録層32、磁化固着層31と磁気記録層 32との間に形成された絶縁性非磁性層からなるトンネル障壁層33とを含む。 磁化固着層31はスピンの向きが固定されている層で、磁気記録層32は書き込 み磁界に応じてスピンの向きが変化する層である。本例のTMR素子の形状は、 特に図5Aの平面図に示すように、平面から見て短辺34及び長辺35を有した 長方形である。磁化固着層31のスピンの向きは、TMR素子加工後に磁場をか けながらアニールすることによって決定される。その際、TMR素子の形状が長 方形であれば、スピンの向きは、その長辺方向に向いて安定するので、磁場は長 辺方向に対して平行に印加する。また、TMR素子は、その長辺方向が、書き込 みワード線28-1が延びる第1の方向に沿うように配置される。これにより、 TMR素子の磁化容易軸 (Easy-axis) は、書き込みワード線28-1が延びる 第1の方向に沿う。磁化固着層31はセル内ローカル配線30に接続され、磁気 記録層32はビット線(BL)36に接続されている。ビット線36は、例えば第 4層メタル層により形成される。そして、ビット線36は、第1の方向に交差す る、例えば直交する第2の方向に延びて形成される。これにより、TMR素子の 長辺は、特に図5Aの平面図に示すように、平面から見てビット線36に対して 交差、例えば直交する。

[0044]

(第2の実施形態)

図6はこの発明の第2の実施形態に係る磁気ランダムアクセスメモリを示す平 面図である。

[0045]

図6に示すように、本第2の実施形態は、TMR素子のスピンの向きが、平面から見てビット線に対して垂直から傾きをもった例である。この場合、TMR素子の平面形状は平面から見て短辺及び長辺を有した平行四辺形、例えば菱形となる。TMR素子が平行四辺形の場合、TMR素子のスピンは、2つの鋭角の頂点間を向く。これにより、TMR素子のスピンの向きは、平面から見てビット線に対して垂直から傾きをもつ。TMR素子を平行四辺形とし、かつ図6に示すように右側に傾いたTMR素子と左便に傾いたTMR素子とを交互に配置することで

、データ書き込み時のクロストークを抑制することが可能となる。

[0046]

参考文献:米国特許第6,005,800

本第2の実施形態では、TMR素子の平面形状を、平面から見て短辺及び長辺を有した平行四辺形とした場合に、その長辺を、平面から見てビット線に対して交差するように配置する。

[0047]

これにより、第1の実施形態と同様に、データ書き込み時、データの、例えば"0"、"1"に対応する書き込み電流の向きを、書き込みワード線ではなく、ビット線で変えることが可能となる。よって、第1の実施形態と同様に、多ビット同時にデータを書き込むことが可能となる。

[0048]

(第3の実施形態)

図7はこの発明の第3の実施形態に係る磁気ランダムアクセスメモリを示す平 面図である。

[0049]

図7に示すように、第3の実施形態は、ビット線群間のピッチP2を、ビット 線群内のビット線間のピッチP1よりも広くしたものである。

[0050]

これにより、データ書き込み時、選択されたビット線群に流れる書き込み電流 による磁界の影響が、選択されていないビット線に対して及ぶ事情を抑制するこ とができる。これにより、データ書き込み時のクロストークを抑制することが可 能となる。

[0051]

また、データ書き込み時、選択されたビット線群内の複数のビット線においては、それぞれ書き込み電流が流れているために、クロストークは起こり難い。このため、ビット線群内のビット線間のピッチは、例えばビット線群間のピッチよりも狭くすることができる。これにより、メモリセルアレイの高密度化を促進することが可能となる。

[0052]

また、磁気抵抗素子間のピッチを、ビット線群内よりも、ビット線群間のピッチよりも広くすることでも、上記同様の効果を得ることができる。

[0053]

本第3の実施形態は、第2の実施形態と組み合わせることが可能である。

[0054]

[メモリセルの例]

第1の実施形態では、メモリセルの一例とし、1つの磁気抵抗素子と1つのセルトランジスタとを有した、1磁気抵抗素子-1トランジスタ型のメモリセルを示した。

[0055]

しかし、この発明には、1磁気抵抗素子-1トランジスタ型のメモリセル以外 のメモリセルも使用することができる。

[0056]

例えば図8に示すスイッチ素子として、トランジスタの代わりにダイオードを 適用したセルや、図9に示すスイッチ素子がない、いわゆるクロスポイント型の セル等を使用することが可能である。

[0057]

第1~第3の実施形態に係る磁気ランダムアクセスメモリのメモリセルとして、これらのセルを使用した場合にも、第1~第3の実施形態と同様な効果を得ることができる。

[0058]

〔磁気抵抗効果素子の例〕

[第1の例]

第1~第3の実施形態にて説明した磁気抵抗効果素子3には、TMR素子を使うことができる。以下TMR素子の幾つかの例について説明する。

[0059]

図10Aは、TMR素子の第1の例を示す断面図である。

[0060]

図10Aに示すように、下地層150上には、反強磁性層151、強磁性層152、トンネル障壁層153、強磁性層154及び保護層155が順次形成されている。

[0061]

本例では、強磁性層152がスピンの向きが固定される磁化固着層として機能し、強磁性層154がスピンの向きが変化される磁気記録層として機能する。反強磁性層151は、強磁性層152のスピンの向きを固定する層である。磁化固着層として機能する強磁性層152のスピンの向きは、例えば反強磁性層151を用いて固定しても良い。

[0062]

なお、下地層151は、例えば強磁性層や反強磁性層を形成し易くしたり、保護したりするための層であり、必要に応じて設けられる。保護層155は、例えば強磁性層や反強磁性層を保護するための層であり、下地層151と同様、必要に応じて設けられる。保護層155は、例えば反強磁性層151、強磁性層152、トンネル障壁層153、強磁性層154及び保護層155をパターニングする際のハードマスク層を利用して形成されても良い。

[0063]

これら下地層151及び保護層155に関する事項は、以下に説明する第2~ 第4の例においても同様である。

[0064]

強磁性層152、154の材料例としては、下記の材料を挙げることができる

[0065]

Fe、Co、Ni、またはそれらの合金

スピン分極率の大きいマグネタイト

CrO<sub>2</sub>、RXMnO<sub>3</sub>-y等の酸化物(R:希土類、X:Ca、Ba、Sr) NiMnSb、PtMnSb等のホイスラー合金 (Heusler alloy)

なお、上記強磁性体152、154の材料例において、例えば強磁性を失わない範囲内で、非磁性元素が含まれていても良い。

[0066]

非磁性元素の例としては、下記の元素を挙げることができる。

[0067]

Ag, Cu, Au, Al, Mg, Si, Bi, Ta, B, C, O, N,

Pd, Pt, Zr, Ir, W, Mo, Nb

強磁性層152、154の厚さの例は、強磁性層152、154が超常磁性(super-paramagnetic)にならない程度の厚さ以上にすることである。具体的な一例は、強磁性層152、154の厚さを0.4nm以上とする。また、強磁性層152、154の厚さの上限は特に無いが、例えばTMR素子の作製上100nm以下が良い。

[0068]

反強磁性層151の材料例としては、下記の材料を挙げることができる。

[0069]

Fe-Mn, Pt-Mn, Pt-Cr-Mn, Ni-Mn, Ir-Mn, NiO, Fe<sub>2</sub>O<sub>3</sub>

トンネル障壁層153の材料例としては、下記の材料を挙げることができる。

[0070]

 $Al_2O_3$ ,  $SiO_2$ , MgO, AlN,  $Bi_2O_3$ ,  $MgF_2$ ,  $CaF_2$ ,  $SrTiO_2$ ,  $AlLaO_3$ 

なお、上記トンネル障壁層 1 5 3 の材料例において、例えば絶縁性を失わない 範囲内で、酸素、窒素及びフッ素の少なくともいずれか一つをさらに含んでいて も良く、例えば絶縁性を失わない範囲内で、酸素、窒素及びフッ素の少なくとも いずれか一つが欠損していても良い。

[0071]

トンネル障壁層153の厚さは、薄い方が良いが、特に制限はない。敢えて一例を示すならば、トンネル障壁層153の厚さを10nm以下とする。これは、TMR素子の作製上の観点からである。

[0072]

[第2の例]

図10Bは、TMR素子の第2の例を示す断面図である。

[0073]

第2の例に係るTMR素子は、ダブルジャンクション型と呼ばれているTMR 素子である。

[0074]

図40Bに示すように、下地層150上には、反強磁性層151-1、強磁性層152-1、トンネル障壁層153-1、強磁性層154、トンネル障壁層153-2、強磁性層152-2、反強磁性層151-2、及び保護層155が順次形成されている。

[0075]

本例では、強磁性層 1 5 2 - 1、 1 5 2 - 2が磁化固着層として機能し、強磁性層 1 5 4 が磁気記録層として機能する。反強磁性層 1 5 1 - 1は、強磁性層 1 5 2 - 1 のスピンの向きを固定する層であり、反強磁性層 1 5 1 - 2は、強磁性層 1 5 2 - 2 のスピンの向きを固定する層である。

[0076]

本例のようなダブルジャンクション型のTMR素子は、例えば図40Aに示す TMR素子(シングルジャンクション型)に比較して、低抵抗時における抵抗値 と高抵抗時における抵抗値との比、いわゆるMR比(magneto-resistance ratio) をさらに大きくできる、という利点がある。

[0077]

反強磁性層 1 5 1 -1、 1 5 1 -2、強磁性層 1 5 2 -1、 1 5 2 -2、 1 5 4、 及びトンネル障壁層 1 5 3 -1、 1 5 3 -2 それぞれの材料例は、上記第 1 の例で説明した通りである。

[0078]

また、強磁性層 1 5 1 -1、 1 5 1 -2、 1 5 4 それぞれの厚さの例は、上記第 1 の例で説明した通りである。

[0079]

また、トンネル障壁層 1 5 3 -1、 1 5 3 -2の材料例、及び厚さの例は、上記第 1 の例で説明した通りである。

[0080]

[第3の例]

図10Cは、TMR素子の第3の例を示す断面図である。

[0081]

図10Cに示すように、第3の例に係るTMR素子は、第1の例に係るTMR素子の強磁性層152、154を、強磁性層と非磁性層とのスタック構造としたものである。スタック構造の例としては、本例のように、強磁性層/非磁性層/強磁性層の三層膜を挙げることができる。本例では、強磁性層152が強磁性層161/非磁性層162/強磁性層163の三層膜とされ、強磁性層154が強磁性層164/非磁性層165/強磁性層166の三層膜とされている。

[0082]

強磁性層161、163、164、166の材料例は、上記第1の例で説明した通りである。

[0083]

非磁性層162、165の材料例は、下記の材料を挙げることができる。

[0084]

Ru, Ir

強磁性層/非磁性層/強磁性層の三層膜の具体的な例を挙げるとするならば、下記の例を挙げることができる。

[0085]

Co/Ru/Co, Co/Ir/Co

Co-Fe/Ru/Co-Fe, Co-Fe/Ir/Co-Fe

磁化固着層として機能する強磁性層152をスタック構造とした場合、例えば 強磁性層161/非磁性層162/強磁性層163の三層膜とした場合、強磁性 層161と強磁性層163との間に、非磁性層162を介して反強磁性結合を生 じさせるのが良い。さらに上記三層膜に接して反強磁性層151を設ける。この ような構造とすることで、磁化固着層として機能する強磁性層152、特に強磁 性層163のスピンの向きをより固く固定できる、という利点を得ることができ る。この利点により、強磁性層152、特に強磁性層163は、電流磁界の影響 を受け難くなり、磁化固着層として機能する強磁性層 1 5 2 のスピンの向きが、 不慮に反転することを抑制することができる。

[0086]

また、磁気記録層として機能する強磁性層154をスタック構造とした場合、例えば強磁性層164/非磁性層165/強磁性層166の三層膜とした場合にも、強磁性層164と強磁性層166との間に、非磁性層165を介して反強磁性結合を生じさせておくのが良い。この場合、磁束が上記三層膜内で閉じるので、例えば磁極に起因したスイッチング磁界の増大を抑制することができる。この結果、例えばメモリセルの大きさ、あるいはTMR素子の大きさがサブミクロン以下になっても、例えば反磁界による電流磁界に起因した消費電力の増大を抑えることができる、という利点を得ることができる。

[0087]

また、磁気記録層として機能する強磁性層 1 5 4 は、ソフト強磁性層と強磁性層とのスタック構造とすることも可能である。ここで述べるソフト強磁性層とは、例えば強磁性層に比較して、スピンの向きがより反転し易い層のことである。

[0088]

強磁性層154を、ソフト強磁性層と強磁性層とのスタック構造とした場合、 電流磁場配線、例えばビット線に近い方に、ソフト強磁性層が配置される。

[0089]

このスタック構造には、非磁性層をさらに含ませることも可能である。例えば本例のように、強磁性層164/非磁性層165/強磁性層166の三層膜である場合、例えば強磁性層166を、ソフト強磁性層とすることもできる。

[0090]

本例では、強磁性層152、154それぞれをスタック構造としているが、強 磁性層152のみ、あるいは強磁性層154のみをスタック構造としても良い。

[0091]

[第4の例]

図10Dは、TMR素子の第4の例を示す断面図である。

[0092]

図10Dに示すように、第4の例に係るTMR素子は、第2の例に係るTMR素子の強磁性層152-1、154、152-2を、第3の例で述べたスタック構造とした例である。

[0093]

本例では、強磁性層 1 5 2-1が強磁性層 1 6 1-1/非磁性層 1 6 2-1/強磁性層 1 6 3-1の三層膜とされ、強磁性層 1 5 4 が強磁性層 1 6 4/非磁性層 1 6 5 / 強磁性層 1 6 6 の三層膜とされ、強磁性層 1 5 2-2が強磁性層 1 6 1-2/非磁性層 1 6 2-2/強磁性層 1 6 3-2の三層膜とされている。

[0094]

強磁性層 1 6 1 -1、 1 6 1 -2、 1 6 3 -1、 1 6 3 -2、 1 6 4、 1 6 6 の材料例は、上記第 1 の例で説明した通りである。

[0095]

非磁性層 1 6 2-1、 1 6 2-2、 1 6 5 の材料例は、上記第 3 の例で説明した通りである。

[0096]

本例では、強磁性層152-1、154、152-2それぞれをスタック構造としているが、少なくともいずれか一層のみをスタック構造としても良い。

[0097]

以上、この発明を第1~第3の実施形態により説明したが、この発明は、これら実施形態それぞれに限定されるものではなく、その実施にあたっては、発明の要旨を逸脱しない範囲で種々に変形することが可能である。

[0098]

また、上記第1~第3の実施形態はそれぞれ、単独で実施することが可能であるが、適宜組み合わせて実施することも、もちろん可能である。

[0099]

また、上記第1~第3の実施形態には、種々の段階の発明が含まれており、各 実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段 階の発明を抽出することも可能である。

[0100]

また、上記第1~第3の実施形態では、この発明を磁気ランダムアクセスメモリに適用した例に基づき説明したが、上記磁気ランダムアクセスメモリを内蔵した半導体集積回路装置、例えばプロセッサ、システムLSI等もまた、この発明の範疇である。

[0101]

【発明の効果】

以上説明したように、この発明によれば、磁気抵抗素子を含むメモリセルを具備しながらも、多ビット同時にデータを書き込むことが可能な半導体集積回路装置を提供できる。

【図面の簡単な説明】

【図1】

図1はこの発明の第1の実施形態に係る磁気ランダムアクセスメモリを示すブロック図

【図2】

図2はこの発明の第1の実施形態に係る磁気ランダムアクセスメモリの等価回 路図

【図3】

図3はこの発明の第1の実施形態に係る磁気ランダムアクセスメモリの平面図 【図4】

図4A、図4Bはそれぞれこの発明の第1の実施形態に係る磁気ランダムアクセスメモリのスピンの向きを示す断面図

【図5】

図 5 A はメモリセルの一例を示す平面図、図 5 B は図 5 A 中の 5 B - 5 B 線に沿う断面図、図 5 C は図 5 A 中の 5 C - 5 C 線に沿う断面図

【図6】

図 6 はこの発明の第 2 の実施形態に係る磁気ランダムアクセスメモリを示す平 面図

【図7】

図7はこの発明の第3の実施形態に係る磁気ランダムアクセスメモリを示す平

面図

【図8】

図8はメモリセルの他例を示す断面図

【図9】

図9はメモリセルの他例を示す断面図

【図10】

図10Aは磁気抵抗効果素子の第1例を示す断面図、図10Bは磁気抵抗効果素子の第2例を示す断面図、図10Cは磁気抵抗効果素子の第3例を示す断面図、図10Cは磁気抵抗効果素子の第4例を示す断面図

【図11】

図11はTMR素子を示す断面図

【図12】

図12A及び図12BはTMR効果を示す図

【図13】

図13はデータ書き込み動作原理を示す図

【図14】

図14AはTMR曲線を示す図、図14Bはアステロイド曲線を示す図


#### 【符号の説明】

- 1…データ線群
- 2…ビット線群
- 3…センスアンプ回路
- 4 …ビット線ドライバー回路/ビット線シンカー回路
- 5 …ビット線ドライバー回路/ビット線シンカー回路
- 6…カラムデコーダ
- 7…メモリセルアレイ
- 8 …読み出しワード線ドライバー回路/書き込みワード線ドライバー回路
- 9…書き込みワード線シンカー回路
- 10…メモリセル
- 11…ロウデコーダ


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】




# 【図8】




スイッチ素子としてダイオードを適用したセル

# . 【図9】




スイッチ素子のないクロスポイントセル

【図10】




9

# 【図11】




TMR(Tunnel Magneto-Resistance)素子


## 【図12】



【図13】



【図14】



【書類名】

要約書

【要約】

【課題】 磁気抵抗素子を含むメモリセルを具備しながらも、多ビット同時にデータを書き込むことを可能とすること。

【解決手段】 第1カラム選択信号CSL0に基づき、第1ビット線群2-0をデータ 線群1に電気的に接続する第1カラムゲート回路CG0と、第2カラム選択信号CSL1 に基づき、第2ビット線群2-1をデータ線群1に電気的に接続する第2カラムゲート回路CG1と、第1、第2ビット線群に含まれる複数のビット線BLと交差する 複数のワード線WWLと、複数のビット線BLに電気的に接続されるとともに複数のワード線WWLにより選択される、磁気抵抗素子12を含んだ複数のメモリセル10と を具備する。そして、磁気抵抗素子12のスピンの向きを、平面から見て複数のビット線BLに対して垂直とする。

【選択図】 図1

## 出願人履歷情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝